| 技術參數 | 1 仿真器采用CPU+FPGA的硬件架構;
※2 仿真器的CPU配置不低于4核，主頻不低于1.8GHz。控制器安裝linux-RT實時操作系統;
3 控制器配置不低于4GB DDR4內存，不低于100GB 硬盤;
※4 配置至少一塊Xilinx FPGA芯片。FPGA芯片資源不少于325000 個邏輯單元，不少于840個DSP slice資源；不少于400000個 CLB Flip-Flops資源；不少于16000 Kb 存儲器資源。
5 系統接口：不少于2個千兆以太網口，不少于1個RS232 串口接口;提供多機箱同步同軸BNC接口。
※6 配置不少于16路同步模擬輸出通道。單路最大更新速率不低于1MS/s,電壓范圍±10V，精度不低于16bit;
※7 配置不少于32路同步模擬輸入通道。單路最大更新速率不低于1MS/s,電壓范圍±10V，精度不低于16bit;
7 配置不少于80路，電平為3.3V TTL接口標準的高速數字輸出端口，單路通道支持的最高更新頻率不低于40MHz；通道可配置成PWM輸出端口。
8 配置不少于80路，電平為3.3V TTL接口標準的高速數字輸入端口，單路通道支持的最高更新頻率不低于40MHz；
※9 提供不少于3組 ABZ編碼器采集接口，電平為3.3V TTL接口標準;
軟件指標：
1 支持圖形化界面配置操作，支持Simulink模型讀取，代碼生成，模型下載運行，波形數據顯示；
2 支持CPU模型在線實時調參，支持FPGA模型電路參數在線實時調參；
3 支持基于配置的Modbus通訊功能；
4 支持波形數據實時存儲功能，提供數據轉化工具包，可將數據存成tdms, csv, mat常用格式；
5 提供參數管理工具，一鍵完成電路模型中的參數變量的替代轉換；
6 支持曲線數據導入功能；
7 支持整體模型自動分配不同子模型至CPU和多個FPGA硬件平臺上運行，無需建立多個模型分別載入；
※8 CPU模型無需進行額外的代碼編譯環境設置，一鍵編譯模型代碼；
9 提供模型預分析功能，載入模型后會進行模型錯誤分析提示。
10 載入FPGA模型后會分析系統仿真規模情況，包含關鍵元器件數量，開關數量，最小實時仿真步長關鍵信息。
※11 提供嵌入在Simulink中的工具包,可在進行實時仿真時調用模塊。
12 提供不少于6種基于CPU與FPGA硬件架構的實時仿真模型框架程序Template嵌入在Simulink軟件中，可直接雙擊新建模型。
13 工具包提供不少于5種硬件配置模塊，包含：模擬輸入模塊，模擬輸出模塊，數字輸入模塊，數字輸出模塊，FPGA配置模塊。所有硬件配置均在Simulink環境中配置，無需額外的配置界面操作。
14 工具包提供電機編碼器解析模塊，提供PWM生產模塊，可設置載波頻率，初始相位，可設置PWM信號與硬件IO的配置信息。
※15 提供基于Simulink圖形化的可進行FPGA程序開發的工具包，提供基礎模塊包含：加，減，乘，除，積分模塊，微分模塊，邏輯比較模塊，坐標變換模塊，PID模塊，PLL鎖相模塊，PWM發生模塊。
※16 可將用工具包搭建的Simulink模型直接部署到FPGA 上運行，無需FPGA編譯,最小步長可達150ns以下。 |
